佐藤 雅之
東北大学 大学院情報科学研究科

現代の計算機の性能向上において，メモリアクセス遅延がボトルネックの一端となっており，その遅延隠蔽のための重要な役割をマイクロプロセッサに搭載されるキャッシュメモリが担っている．そのメモリ素子として，これまで利用されてきた静的ランダムアクセスメモリ(以下，SRAM)に代わり，スピン注入メモリ(STT-RAM)が次世代のメモリ素子として注目されている．STT-RAMはその高い記憶密度と不揮発性により，キャッシュ容量増加による性能向上と，電力削減の恩恵をもたらすと考えられている．他方で，STT-RAMは記憶されているデータを書き換えるために素子の磁化状態を変化させる必要があり，そのエネルギコストが従来のSRAMの書き換えコストと比較して大きいため，その解決が望まれている．

本研究ではSTT-RAMで構成されたキャッシュメモリにおいて，一度に書き込むサイズに相当するキャッシュラインサイズを増大させることにより，書き込み量あたりのエネルギコストを削減できることに着目した．この特性に基づき，アドレス空間上に隣接する複数の小さなサイズのデータをマージし，キャッシュメモリに一度に書き込む隣接ラインマージライトバック手法を提案し，その有効性を明らかにした．

この度，大変名誉ある野口研究奨励賞を受賞することができ，大変嬉しく思います．本受賞対象となった研究の遂行において直接ご指導・ご協力いただきました小林広明先生，江川隆輔先生，坂井然太郎氏，庄司佳輝氏をはじめとして，これまで私の研究活動を支えてくださった皆さまに深く御礼申し上げます．また，情報処理学会東北支部大会の皆さまをはじめ，選考に携わったご関係の方々に深く御礼申し上げます．本受賞を励みとし，今後の情報処理分野の発展に貢献できるよう，研究活動を進めてまいります．