シントッキュ (Duckgyu Shin)
東北大学 工学研究科 博士課程後期3年

タイトル：Memory-Efficient FPGA Implementation of Stochastic Simulated Annealing
著者名：Duckgyu Shin, Naoya Onizawa, Warren J. Gross, Takahiro Hanyu
掲載論文誌名：IEEE Journal on Emerging and Selected Topics in Circuits and Systems
巻号・ページ・出版年月等：vol.13, no. 1, pp. 108-118, March 2023.

本論文では、ストカスティックシミュレーテッドアニーリング（SSA）アルゴリズムをメモリ効率を向上させ た設計を通して、FPGA (Field-Programmable Gate Array)実装を示した。組合せ最適化問題はあるコストを最 小にする回解の組み合わせを探索する問題であり、 解の探索に指数関数的な時間が必要な NP 困難問題に属す るものもある。 SSA 法はこのようなくみあわせ組合せ最適化問題の最適解を効率的に探索する確率的アルゴリ ズムである。様々組合せ最適化問題において SSA 法は従来のシミュレーテッドアニーリング(SA)アルゴリズ ムより高速かつこう高精度ということが知られている。本論文では、 SSA 法に基づいたアニーリングハードウ ェアを提案した。ハードウェア設計の際に SSA 法の特性から、メモリに保存される演算結果を選択すること で、 メモリ効率を大幅に向上できた。また、 SSA 法の計算おハードウェアに最適化することで、高性能の SSA ハードウェアを提示した。提案 SSA ハードウェアは組合せ最適化問題の一種である最大カット問題において 従来 SA 法より高速かつ高精度であった。 本研究よ実装した SSA ハードウェアはより大規模な組合せ最適化問 題に適用可能なアニーリングハードウェアの実現に繋がる基盤を構築した。

この度は、 野口研究奨励賞という素晴らしい賞をいただきありがとうございます。 情報処理学会東北支部なら びに選考に携わった皆さまに感謝申し上げます。 本研究は、 博士課程を締めくくる学生最後の研究を取りまと めたのでした。本研究の遂行にあたり、どのような状況下でも温かく丁寧にご指導いただいた羽生孝弘先生、 鬼沢直哉先生に心から感謝いたします。 これからも、 情報処理分野の発展に貢献できる研究者になれるように、 日々精進してまいります。